Schulungsinhalte
In diesem Kurs lernen Sie, dass die Implementierung eines FPGA- oder ASIC-Designs weit über die reine Kenntnis einer HDL-Sprache hinausgeht. Neben einem sicheren Umgang mit allen Sprachkonstrukten ist es entscheidend, eine geeignete Struktur für die Umsetzung zu wählen und die jeweiligen Vor- und Nachteile unterschiedlicher Beschreibungsformen desselben Verhaltens zu kennen.
Sie lernen, wie Sie durch den konsequenten Einsatz bewährter Methoden typische Probleme vermeiden können, deren Analyse und Behebung oft viel Zeit in Anspruch nehmen. Dadurch gelangen Sie schneller und effizienter zum gewünschten Ergebnis.
Darüber hinaus zeigen wir Ihnen in diesem Kurs, wie Sie Entwicklungsprozesse optimieren und beschleunigen sowie die Qualität des Designs nachhaltig verbessern.
Diese Schulung findet auf Englisch statt. Schulungstrainer: Espen Tallaksen
- Strukturierte FPGA-Entwicklung
- Clocking- und Timing-Grundlagen, Teil 1
- Grundlegende Überlegungen zu Bus-Systemen
- Ausgewählte RTL-Coding-Details
- Plug’n’Play-Reuse-Herausforderungen
- Design für Plug’n’Play-Reuse
- HDL-Flexibilität und Risiken
- Clocking- und Timing-Grundlagen, Teil 2
- Verification-Grundlagen
- Designstruktur und Design für modifizierten Reuse
- Design-Corner-Cases
- Coding-Probleme
- Entwicklung eines FPGA-Moduls – mit starkem Fokus auf Effizienz, Qualität und Modifizierbarkeit
- Quality Assurance – auf dem richtigen Level
Wir bieten diese Schulung auf Englisch an.
Voraussetzungen
Sie benötigen Kenntnisse in FPGA-Design oder Digital-ASIC-Design.
Ziele
Nach dieser Schulung sind Sie sicher im Umgang mit CDC und beherrschen bewährte Methoden der Codierung sowie grundlegende Prinzipien des digitalen Designs. Sie setzen wiederverwendbare Konzepte sicher um, wissen wie Timing-Vorgaben zuverlässig erreicht werden und entwickeln robuste Designs durch gezielte Qualitätssicherung.
