Schulungsinhalte
In dieser Schulung lernen Sie, wie Sie die HDL Designer Series effektiv in Ihrem FPGA- oder ASIC-Designprozess einsetzen.
- Einrichten von Bibliotheken zur Ablage von Designs
- Modellieren von Hierarchie und Konnektivität mithilfe von Blockdiagrammen und IBD
- Modellieren endlicher Zustandsmaschinen mit Zustandsdiagrammen
- Modellieren sequenzieller Prozesse mit Flussdiagrammen
- Modellieren kombinatorischer Schaltungen mit Wahrheitstabellen
- Erstellen und Bearbeiten von Komponentensymbolen
- Generieren von HDL für Ihr grafisches bzw. textuelles Design
- Kompilieren des Designs für die Simulation
- Simulieren des Design mit ModelSim
- Animieren und debuggen des Designs
- Wiederverwenden von Komponenten
- Umwandeln vorhandener HDL-Designs in grafische bzw. textuelle HDL Designer Series Designs
- Erstellen von Testbenches
- Verwalten der Design mittels Versionsmanagement
- Sicherstellen der Einhaltung erforderlicher Designregeln mithilfe von DesignChecker
- Nutzen von Schnittstellen zu einer Vielzahl von nachgelagerten Tools (Compiler, Simulatoren und Synthesetools)
- Nachverfolgen von Anforderungsreferenzen zwischen ReqTracerTM und HDL Designer
Wir bieten diese Schulung auf Deutsch und Englisch an.
Voraussetzungen
Sie benötigen Erfahrung in FPGA- und ASIC-Design.
Ziele
Nach dieser Schulung sind Sie in der Lage, die HDL Designer Series effektiv in Ihrem FPGA- oder ASIC-Designprozess einzusetzen. Sie beherrschen anschließend das grafische und textuelle Modellieren des Designs, das Generieren von HDL sowie das Simulieren und Animieren des Designs zur Verifikation des Verhaltens.
Termine
Preis
Orte
Dauer
* Alle Preise verstehen sich zzgl. der gesetzlichen MwSt.
