Design und Verifikation von
DDR-Interfaces auf Leiterplatten
Basis-Schulung

Termine

Schulungsinhalte

In dieser Schulung lernen Sie, wie Sie High-Speed-Speicherschnittstellen sicher und performant auf kundenspezifischen Boards implementieren. Wir zeigen Ihnen, welche besonderen Anforderungen moderne, hochgetaktete Speichertechnologien an Design, Layout und Systemarchitektur stellen – und wie Sie typische Herausforderungen frühzeitig beherrschen.

Die Schulung richtet sich an Entwickler, die neben der Schaltplanerstellung auch Systemdesign und Layout verantworten. Sie erhalten fundiertes Wissen zu logischen und physikalischen Designaspekten, zu Zeit- und Spannungstoleranzen sowie zu den spezifischen Eigenschaften moderner Speicherbausteine.

Ein besonderer Schwerpunkt liegt auf der praxisnahen Anwendung von Signalintegritäts-Simulationen. Sie lernen, wie Sie mithilfe von IBIS-Modellen kritische Effekte analysieren, potenzielle Problemzonen identifizieren und Ihre High-Speed-Speicherschnittstellen gezielt optimieren – sowohl auf Bauteil- als auch auf Board-Ebene.

  • Übersicht über die Arten von Speicherbausteinen
  • Details zu DDRx-Speicherbausteinen
  • Speichercontroller
  • Speicherschnittstellen-Design
  • Kurze Einführung in die Signalintegrität (SI)

Wir bieten diese Schulung auf Englisch an.

  • Grundlagen zur SI Simulation von Speicherschnittstellen
  • SI Simulationsoptionen für Speicherschnittstellen
  • Verbesserung der Designtoleranzen durch Simulation
  • Verifizierung von Speicherschnittstellen
  • Design Richtlinien für die Speicherschnittstelle

 

 

Voraussetzungen

Sie benötigen Grundkenntnisse in Hardware Design.

Ziele

Nach dieser Schulung beherrschen Sie die Analyse und Optimierung von DDR4-Designs für die Entwicklung zuverlässiger und leistungsstarker Speicherinterfaces.

Termine
Preis
Orte
Dauer
nach Vereinbarung
1900 € / Teilnehmer *
Friedberg
2 Tage
nach Vereinbarung
1900 € / Teilnehmer *
nach Vereinbarung
2 Tage
* Alle Preise verstehen sich zzgl. der gesetzlichen MwSt.